IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Koji TAKAHASHI

Serial Number: Not Yet Assigned

Filed: August 28, 2003 Customer No.: 23850

For: METHOD OF MANUFACTURING A MEMORY INTEGRATED CIRCUIT

DEVICE

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

August 28, 2003

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-255919, filed on August 30, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted, ARMSTRONG, WESTERMAN & HATTORI, LLP

Atty. Docket No.: 031038 Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006

Tel: (202) 659-2930 Fax: (202) 887-0357

WGK/yap

William G. Kratz, Jr.

Reg. No. 22,631

PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: August 30, 2002

Application Number: No. 2002-255919 [ST.10/C]: [JP2002-255919]

Applicant(s): FUJITSU LIMITED

December 27, 2002

Commissioner,

Patent Office Shinichiro Ota (Seal)

Certificate No. 2002-3102710

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月30日

出願番号

Application Number:

特願2002-255919

[ST.10/C]:

[JP2002-255919]

出 願 人 Applicant(s):

富士通株式会社

2002年12月27日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 0240193

【提出日】 平成14年 8月30日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 H01L 29/78

【発明の名称】 メモリ集積回路装置の製造方法

【請求項の数】 9

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 高橋 浩司

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】 03-5424-2511

【手数料の表示】

【予納台帳番号】 002989

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0114942

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

メモリ集積回路装置の製造方法

【特許請求の範囲】

【請求項1】 半導体基板上にメモリセル領域と周辺回路領域とを備えたメモリ集積回路装置の製造方法であって、

前記半導体基板上に、前記メモリセル領域に対応して第1の溝を形成する工程 と、

前記半導体基板上に、前記周辺回路領域に対応して第2の溝を形成する工程と を含み、

前記第1の溝を形成する工程と前記第2の溝を形成する工程とは同時に実行され、

さらに前記メモリセル領域に、前記第1の溝を基準にメモリセルトランジスタを、前記周辺回路領域に、前記第2の溝を素子分離溝とした周辺回路トランジスタを形成する素子形成工程を含むことを特徴とするメモリ集積回路装置の製造方法。

【請求項2】 第1の溝と前記第2の溝を形成する工程は、同一のマスクを使って実行されることを特徴とする請求項1記載のメモリ集積回路装置の製造方法。

【請求項3】 前記素子形成工程は、前記周辺回路領域において前記第2の 溝を素子分離絶縁パターンにより充填する工程と、前記半導体基板表面に第1の 絶縁膜を、前記第1の絶縁膜が前記メモリセル領域において前記半導体基板表面 および前記第1の溝の表面を連続して覆うように形成する工程と、前記第1の絶 縁膜を、前記メモリセル領域を残して除去する工程と、前記半導体基板上に導電 膜を、前記導電膜が前記メモリセル領域において前記第1の絶縁膜を覆うように 、また前記周辺回路領域において前記第2の絶縁膜を覆うように形成する工程と を含むことを特徴とする請求項1または2記載のメモリ集積回路装置の製造方法

【請求項4】 さらに前記導電膜を前記メモリセル領域、周辺回路領域において、同一のマスクを使ってパターニングし、前記メモリセル領域において第1

のゲート電極を、前記周辺回路領域において第2のゲート電極を形成する工程を 含むことを特徴とする請求項3記載のメモリ集積回路装置の製造方法。

【請求項5】 前記第1の絶縁膜は窒化膜を含み電荷蓄積層を形成し、前記 導電膜は、前記第1の絶縁膜に接して形成されることを特徴とする請求項1~4 のうち、いずれか一項記載のメモリ集積回路装置の製造方法。

【請求項6】 さらに、前記素子分離絶縁パターンの形成工程の後、前記第 1 の絶縁膜形成工程の前に、前記半導体基板表面に、前記メモリセル領域においては前記第1 の溝を除いて、また前記周辺回路領域を除いて、第1 導電型拡散領域を形成する工程を含むことを特徴とする請求項1~5 のうち、いずれか一項記・載のメモリ集積回路装置の製造方法。

【請求項7】 さらに、前記素子分離絶縁パターンの形成工程の後、前記第1の絶縁膜の形成工程前に、前記第1の溝の底面に第1導電型の拡散領域を選択的に形成する工程を含むことを特徴とする、請求項1~5のうち、いずれか一項記載のメモリ集積回路装置の製造方法。

【請求項8】 前記メモリ集積回路装置は、前記半導体基板上にさらにポンピング回路領域を備え、前記半導体基板上に前記ポンピング回路領域に対応して第3の溝を、前記第1の溝を形成する工程および前記第2の溝を形成する工程と同時に、同一のマスクを使って形成する工程を含み、さらに前記ポンピング回路領域中、前記第3の溝にポンピングキャパシタを形成する工程を含むことを特徴とする請求項1~7のうち、いずれか一項記載のメモリ集積回路装置の製造方法

【請求項9】 さらに、前記第1の絶縁膜形成工程の後、前記導電膜の形成工程の前に、前記第1の絶縁膜を覆うように、別の導電膜を堆積する工程と、前記別の導電膜をエッチバックして、前記第1の溝の側壁面に、前記別の導電膜よりなる側壁絶縁膜を、フローティングゲート電極として形成する工程と、前記側壁絶縁膜を覆うように、別の絶縁膜を堆積する工程とを含み、前記導電膜は前記別の絶縁膜に接して形成されることを特徴とする請求項1~4のうち、いずれか一項記載のメモリ集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は一般に半導体装置に係り、特に不揮発性半導体メモリおよびその製造方法に関する。

[0002]

フラッシュメモリはDRAMと同様な高集積化に適した簡単な素子構造を有する不揮発性半導体メモリであり、コンピュータや携帯電話を含む様々な情報処理 装置に広く使われている。フラッシュメモリでは、一般にフローティングゲート を使って情報を電荷の形で保持することが行われる。

[0003]

一方、最近ではMOSトランジスタのゲート絶縁膜にONO構造を有する絶縁. 膜を使ったMONOS (metal-oxide-nitride-oxide-semiconductor) 構造あるいはSONOS (semiconductor-oxide-nitride-oxide-semiconductor) 構造を有し、かかるONOゲート絶縁膜中に情報を電荷の形で保持する不揮発性半導体メモリが提案されている。かかるMONOS構造あるいはSONOS構造の不揮発性半導体メモリでは、ゲート絶縁膜中への電荷の注入をソース側から、あるいはドレイン側から行うことにより、多値情報の保持が可能である。

[0004]

【従来の技術】

図1は、従来のSONOS構造を有するNOR/AND型不揮発性半導体メモリ10の回路構成を示す図である。

[0005]

図1を参照するに、前記不揮発性半導体メモリ10はONO構造のゲート絶縁膜を有する複数のメモリセルトランジスタM₁₁~M_{mm}を行列状に配列したメモリセルアレイMを有し、前記メモリセルアレイM中において行方向に配列した一群のメモリセルトランジスタは、各々のゲート電極において前記メモリセルアレイM中を行方向に延在するワードラインWLn,WLn+1,WLn+2,WLn+3・・・のいずれかに共通に接続されている。さらに列方向に配列した一群のメモリセルトランジスタは、ソース拡散領域よびドレイン拡散領域において、前

記メモリセルアレイM中を列方向に延在するデータビットラインDBLh, DBLh+1, DBLh+2, DBLh+3, DBLh+4・・・のいずれかに共通に接続されている。

[0006]

さらに前記不揮発性半導体メモリ10は選択ゲートラインSG1,2,3,4 、・・・を有し、前記データビットラインDBLh,DBLh+2は前記選択ゲートラインSG1,SG2に接続された選択トランジスタT1,T2を介して対応するメインビットラインMBLhに、また前記データビットラインDBLh+1,DBLh+3は前記選択ゲートラインSG3,SG4に接続された選択トランジスタT3,T4を介して対応するメインビットラインMBLh+1に接続される。

[0007]

かかる構成においては、情報は前記メモリセルトランジスタ \mathbf{M}_{11} , \mathbf{M}_{12} , ・・・のソース領域あるいはドレイン領域から、ONO構造を有するゲート絶縁膜中にチャネルホットエレクトロンの形で注入され、保持される。

[0008]

図 2 は、前記メモリセルアレイM中において前記メモリセルトランジスタ \mathbf{M}_{11} , \mathbf{M}_{12} ,・・・を構成するトランジスタ 2 0 の構成を示す。

[0009]

図2を参照するに、前記トランジスタ20はSi基板21上に構成されており、前記Si基板21中には埋め込み拡散領域21A,21Bが、それぞれソース領域およびドレイン領域として形成されている。さらに前記基板21の表面は酸化膜22a、窒化膜22bおよび酸化膜22cを積層した構造のONO膜22により覆われており、前記ONO膜22上にはポリシリコンゲート電極23が形成されている。

[0010]

図3(A),(B)は、図2のメモリセルトランジスタにおける書き込み動作 および消去動作をそれぞれ示す図である。

[0011]

図3 (A)を参照するに、情報の書き込み時には前記ソース領域21Aが接地され前記ドレイン領域21Bに大きな正電圧+V_wが、また前記ゲート電極23に大きな正電圧+V_{G1}が印加される。その結果チャネル領域のドレイン端での電子の加速によりチャネル中にホットエレクトロンが生じ、このようにして形成されたホットエレクトロンが前記ONO膜22中に注入される。注入されたホットエレクトロンは、前記ONO膜22中、前記ドレイン端近傍の部分に保持される。前記ドレイン領域21Bとソース領域21Aに印加される駆動電圧を入れ替えることで、同様なホットエレクトロンの注入を、前記ONO膜のソース端近傍において行うことも可能であり、その結果図2のメモリセルトランジスタ20では・図1に示した1セル2ビット書き込みが可能になる。

[0012]

一方書き込まれた情報を消去する際には、図3(B)に示すようにドレイン領域21Bに大きな正電圧 $+V_e$ を印加し、さらに前記ゲート電極23に大きな負電圧 $-V_{G2}$ を印加することにより、前記ドレイン領域21Bから前記ONO膜22へホールを注入し、前記ONO膜22中、ドレイン端近傍領域に蓄積されていた電荷を消滅させる。電子がONO膜22中のソース端近傍領域に蓄積されている場合には、前記ホール注入をソース領域21Aから行えばよい。

[0013]

さらに前記ONO膜22のドレイン端近傍領域に書き込まれた情報を読み出す場合には、図4(A)に示すように前記ゲート電極23に所定のゲート電圧Vgを印加し、前記ドレイン領域21Bを接地、ソース領域21Aに読み出し電圧Vrを印加する。その結果、前記ONO膜22のドレイン端近傍領域に電子が蓄積されていない場合には前記Si基板21中を前記ゲート電極23直下に形成されたチャネルを通ってキャリアが前記ドレイン領域21Bからソース領域21Aに流れることが可能であり、前記メモリセルトランジスタ20は導通するのに対し、前記ONO膜22のドレイン端近傍領域に電子が蓄積されている場合には、前記が一ト電極23直下のチャネルが前記ドレイン端において遮断され、前記トランジスタ20は導通しない。一方、前記ONO膜22のソース端近傍領域に書き込まれた情報を読み出す場合には、図4(A),(B)において前記ソース領域

21Aを接地し、前記ドレイン領域21Bに読み出し電圧 V_r を印加すればよい

[0014]

図5は、このようなSONOS型フラッシュメモリを集積したメモリ集積回路のうち、メモリセルアレイの構成を示す平面図を、図6(A)は、図5のメモリセルアレイの断面1-1'に沿った断面図を示す。また図6(B)は、図5に図示していない周辺回路の素子分離構造近傍の断面を示す。

[0015]

最初に図6(A)の断面図を参照するに、p型Si基板41上にはビットライン拡散層を構成するn型領域41Aが互いに平行に形成されており、前記n型領域41Aの各々は、p型パンチスルー防止拡散層41aにより囲まれている。

[0016]

前記Si基板41の表面には、Si〇₂膜とSiN膜とSi〇₂膜とを積層した、いわゆるONO構造の絶縁膜42が堆積されており、前記ONO膜42上にはポリシリコン膜43AおよびWSi膜43Bを積層した構造のワードラインパターン43が、図5の平面図に示すように、前記ソース領域41Aあるいはドレイン領域41Bに交差するように、互いに平行に形成されている。その結果、図6(A)の断面に沿って、先に図2で説明したSONOS型のフラッシュメモリセルが形成される。

[0017]

また図5の平面図に示すように、前記Si基板41表面のうち、前記ワードライン43直下の領域、および前記パンチスルー防止拡散層41aを含めた前記ビットライン拡散層41Aを除く領域には、p型の素子分離拡散層41Aが形成されている。この素子分離拡散層41Aは、図5の断面図には現れない。

[0018]

さらに図5の平面図に示すように、前記ワードライン43はコンタクトホール43 Cにおいてワードライン配線パターンW Ln+1, W Ln+2, W Ln+3, ・・・W Ln+iに接続され、前記ビットライン拡散層41 A はコンタクトホール41 C においてビットライン配線パターンB Ln+1, B Ln+2, B Ln+3, ・・・B Ln+i

に接続される。

[0019]

一方、図6(B)に示すように図5および6(A)のメモリセルに協働する周辺回路はSTI型の素子分離構造41Sを有し、前記素子分離構造41Sにより画成される素子領域に対応して、Si基板41表面にはゲート酸化膜52が形成されている。また前記ゲート酸化膜上には、図6(A)のポリシリコン膜43AおよびWSi膜43Bの積層よりなるゲート電極53が形成されている。

[0020]

前記STI構造41Sは、前記Si基板41中に形成された素子分離溝41G ・と、前記素子分離溝41Gを充填するCVD-SiO $_2$ 層41sとよりなり、前 記素子分離溝41GとCVD-SiO $_2$ 層41sとの間の界面には、界面に沿っ ・たキャリアの移動が阻止されるように、熱酸化膜41tが形成されている。

[0021]

前記素子分離構造41S上においてはCVD-SiO₂層41sは多少基板表面に対して盛り上がっており、前記ポリシリコン膜43AおよびWSi膜43Bよりなるゲート電極53は、かかるCVD-SiO₂層41sを覆うようにして延在している。

[0022]

このような構成のSONOS型フラッシュメモリは、先にも説明したように構成が簡単で、また多値情報を記憶できる利点を有するが、メモリ集積回路の集積密度を増大させた場合、隣接するドレイン拡散領域41A同士が近接し、パンチスルー防止拡散領域41aを設けていても、パンチスルー現象が生じるのを回避するのが困難になる。またパンチスルー現象を抑制しようとしてパンチスルー防止拡散領域41aの不純物濃度を増大させると、トランジスタの閾値特性が変化してしまう。

[0023]

これに対し特開平8-186183号公報には、図7に示す構成のSONOS型フラッシュメモリ60が提案されている。

[0024]

図7を参照するに、p型Si基板61の表面にはビット線拡散層となるn型拡 散領域61Aが形成されており、さらに前記Si基板61の表面には前記n型拡 散領域を横切って、基板61の内部に切り込む溝61Gが形成されており、前記 溝61Gを形成された基板61の表面にはONO膜62が形成されている。さら に前記ONO膜62上にはゲート電極63が形成されている。

[0025]

かかる構成のフラッシュメモリでは、前記溝61Gを挟んで隣接する一対のビット線拡散領域61Aがソースおよびドレイン領域を形成し、前記Si基板61中、前記ソース領域とドレイン領域との間に前記ONO膜に沿ってチャネルが形成される。そこで先に図3(A)、(B)および図4(A)、(B)で説明した動作により、前記ONO膜中、前記ビット線拡散領域61Aのいずれかの近傍に情報が電荷の形で蓄積される。

[0026]

このような構成のフラッシュメモリでは、微細化の結果、ソース拡散領域とドレイン拡散領域との間の直線距離が減少してもチャネルは溝 6 1 Gの表面に沿って屈曲して延在するため、パンチスルー現象を効果的に抑制することができる。

[0027]

【発明が解決しようとする課題】

このように図7の構成では、メモリセル領域においては基板61中に形成された溝61Gに対してメモリセルトランジスタが形成されるため、例えば拡散領域61Aをビット線配線パターンに接続するコンタクトホール、あるいはゲート電極63をワード線配線パターンに接続するコンタクトホールは、前記溝を基準に位置決めされることになるが、前記フラッシュメモリ集積回路上では周辺回路領域に素子分離溝が形成されており、周辺回路トランジスタはこれらの素子分離溝に対して位置決めされて形成される。

[0028]

図7の溝61Gが周辺回路領域中の素子分離溝と同一のマスクにより形成できる場合には、メモリセル領域におけるメモリセルトランジスタと周辺回路領域における周辺回路トランジスタとを同一のマスクで高精度に形成することが可能で

あるが、図7の構成では図8に示すように溝61Gは拡散領域61Aを形成した後で形成されるため、周辺回路領域における素子分離溝と同時に、同一のマスクを使って形成することはできない。通常、素子分離溝は、基板上に最初に形成されるものであり、拡散領域61Aをメモリセル領域に形成した後で形成することはない。

[0029]

このため、図7の従来のSONOS型フラッシュメモリを形成しようとすると、最初に第1のマスクを使って形成された周辺回路領域の素子分離溝に対して第2のマスクを使って形成される溝61Gを位置合わせさせる必要があり、周辺回路領域の素子とメモリセル領域の素子との間の位置合わせ精度が必然的に劣化してしまう。

[0030]

また、図7の構造では、基板表面に拡散領域 6 1 A を形成した後で周辺回路領域においてゲート絶縁膜としても使われる熱酸化膜を、典型的には 1 O n m あるいはそれ以上の厚さに形成し、さらにその上に窒化膜および熱酸化膜を形成してONO膜 6 2 を堆積しており、ONO膜 6 2 の形成に伴う熱の影響で拡散領域 6 1 A の不純物濃度プロファイルが劣化してしまう恐れがある。特に図7の構成では、拡散領域 6 1 A の不純物濃度プロファイルが変化すると、ソース領域とドレイン領域との間のチャネル長が変化してしまう。また図7のフラッシュメモリでは、上にも説明したように前記ONO膜 6 2 を構成する最下層のSiO2膜が、周辺回路領域においてゲート絶縁膜として使われるが、その際に最上層のSiO2膜とその下のSiN膜とをエッチングにより除去する必要がある。しかし、このような構成ではゲート絶縁膜の膜厚が、上層のSiO2膜あるいはSiN膜をエッチング除去する際に減少したり、欠陥がゲート絶縁膜中に導入されるおそれがある。

[0031]

そこで本発明は上記の課題を解決した、新規で有用な半導体装置の製造方法を 提供することを概括的課題とする。

[0032]

本発明のより具体的な課題は、メモリセル領域と周辺回路領域にそれぞれの溝部を有し、さらにトレンチキャパシタを有するポンピング回路を備えたメモリ集積回路において、前記メモリセル領域と周辺回路領域に高いアラインメント精度で、それぞれの素子を形成できるメモリ集積回路の製造方法を提供することにある。

[0033]

【課題を解決するための手段】

本発明は上記の課題を、半導体基板上にメモリセル領域と周辺回路領域とを備えたメモリ集積回路装置の製造方法であって、前記半導体基板上に、前記メモリセル領域に対応して第1の溝を形成する工程と、前記半導体基板上に、前記周辺回路領域に対応して第2の溝を形成する工程とを含み、前記第1の溝を形成する工程と前記第2の溝を形成する工程とは同時に実行され、さらに前記メモリセル領域に、前記第1の溝を基準にメモリセルトランジスタを、前記周辺回路領域に、前記第2の溝を素子分離溝とした周辺回路トランジスタを形成する素子形成工程を含むことを特徴とするメモリ集積回路装置の製造方法により、解決する。

[作用]

本発明によれば、メモリセル領域に形成される素子と周辺回路領域に形成される素子が、前記第1および第2の溝を同時に形成することにより理想的な位置関係で形成され、メモリセル領域のマスクと周辺回路領域のマスクを別々に形成し、これらを位置合わせする必要がなくなる。

[0034]

また本発明によれば、前記メモリセル領域に第1の絶縁膜として電荷蓄積絶縁 膜あるいはトンネル絶縁膜を形成した後、前記周辺回路領域から前記第1の絶縁 膜を除去し、改めて第2の絶縁膜をゲート絶縁膜として形成するため、前記周辺 回路領域におけるゲート絶縁膜あるいはキャパシタ絶縁膜の膜質の劣化を回避す ることが可能になる。

[0035]

【発明の実施の形態】

[第1実施例]

図9(A),(B)および図10(C)は、本発明の第1実施例による製造方法により製造される、SONOS型フラッシュメモリを含むメモリ集積回路装置100の構成を示す断面図である。

[0036]

図面を参照するに、メモリ集積回路装置100はp型Si基板101上に形成されており、図9(A)に示すメモリセル領域100Aと、図9(B)に示す周辺回路領域100Bと、図10(C)に示すポンピング回路領域100Cとを含む。

[0037]

- 図9(A)を参照するに、前記メモリセル領域100Aには基板101の表面に複数の溝101G₁が互いに平行に形成されており、前記Si基板101の表面にはさらに複数のn型ビット線拡散領域101Bが、前記溝101G₁により隔てられて形成されている。

[0038]

図9 (A) に示すように前記溝 $101G_1$ の深さは前記拡散領域101Bの厚さよりも大きく、さらに前記Si基板101表面には前記溝 $101G_1$ の形状に沿って、ONO構造の電荷蓄積膜102が形成されている。

[0039]

さらに、前記電荷蓄積膜 102 上には、膜 102 の最上部の SiO_2 膜に接して、ポリシリコン膜 103 AとW Si 膜 103 Bとを積層した構造のゲート電極 103 が、前記溝 101 G_1 に直交する方向に延在するように形成される。

[0040]

一方図9 (B) の周辺回路領域100Bでは、前記Si基板101中に前記溝 $101G_1$ よりも深い素子分離溝 G_2 が形成されており、前記素子分離溝 $101G_2$ は、溝表面に形成された熱酸化膜101 t を介して、STI (shallow trench isolation) 構造を形成する素子分離絶縁パターン101 Sにより充填されている。

[0041]

このように、図9(A)に示すSONOS型フラッシュメモリでは、前記溝1

 $0.1~G_1$ を挟んで隣接する一対のビット線拡散領域1.0.1~Bの一方がソース領域を、他方がドレイン領域を形成し、チャネルが前記S.i基板1.0.1中、溝1.0.1G $_1$ の表面に沿って、前記ソース領域からドレイン領域まで形成される。

[0042]

そこで、先に図3(A),(B)あるいは図4(A),(B)に示した動作により、前記ONO膜よりなる電荷蓄積膜102中に2値情報を、電荷の形で書き込み、読出し、あるいは消去することが可能である。

[0043]

一方図9 (B) に示すように、前記周辺回路領域100Bでは前記基板101 の表面は、前記電荷蓄積絶縁膜102とは別の薄いゲート酸化膜104により覆われており、前記ゲート絶縁膜104上には前記ゲート電極103と同じポリシリコン膜103AおよびWSi膜103Bを積層した構成の、別のゲート電極パターン105が形成されている。

[0044]

さらに図10 (C) に示すように前記ポンピング回路領域100 Cには前記溝101 G₂と同じ深さに溝101 G₃が形成されており、前記溝101 G₃の表面には、前記ゲート酸化膜104 と同一の熱酸化膜106 が、同一の膜厚に形成されている。前記熱酸化膜106 は、ポンピング回路領域100 Cにおいて前記 Si 基板101 の表面をも、連続して覆っている。また前記溝101 G₃は、前記 熱酸化膜106 を介して前記ポリシリコン膜103 AとW Si 膜103 Bとよりなるキャパシタ電極107により充填されている。

[0045]

図11(A), $(B)\sim 31$ は、本実施例によるフラッシュメモリ集積回路装置の製造工程を示す。

[0046]

図11(A), (B)を参照するに、前記メモリセル領域100Aおよび周辺回路領域100B, さらにポンピング回路領域100Cにおいて前記Si基板101の表面には熱酸化膜101aおよびSiN膜101bが、それぞれ10~20nmおよび100~150nmの膜厚に形成され、さらに図12(A), (B

)の工程において前記SiN膜101bおよびその下の熱酸化膜101a、さらに前記Si基板101が、前記SiN膜101b上に形成されたレジストパターンR1をマスクにドライエッチングされ、その結果、前記Si基板101中に、前記レジストパターンR1中の開口部に対応して、前記溝 $101G_1\sim101G_3$ が、 $50\sim100$ nmの深さに形成される。

[0047]

次に図13(A)、(B)の工程において前記レジストパターンR1が除去され、さらに前記Si基板101上に、前記メモリセル領域100Aを多い、前記周辺回路領域100Bおよびポンピング回路領域100Cを露出するレジストパターンR2を形成し、前記メモリセル領域100Aにおいては前記レジストパターンR2を、前記周辺回路領域100Bおよびポンピング回路領域100Cにおいては前記SiN膜101bをマスクに、前記Si基板101をドライエッチングし、前記溝101 G_2 および101 G_3 を、前記基板101の表面から測った深さが200~400nmになるように形成する。

[0048]

なお図13(A), (B)の工程では、このように前記レジストパターンR1とは別のレジストパターンR2を使って前記溝101 G_2 および101 G_3 の深さを前記溝101 G_1 に対して増大させているが、溝101 G_2 , 101 G_3 を溝101 G_1 よりも深く形成した図13(A), (B)の構造は、図12(A), (B)の工程において単一のレジストパターンR1を使い、マイクロローディング技術を使うことにより、一回のプロセスで形成することも可能である。

[0049]

次に図14 (A), (B)の工程において前記レジストパターンR 2 が除去され、さらに $800\sim900$ ℃での熱酸化工程により、前記溝 $101G_1\sim101G_3$ の表面に熱酸化膜101 t $ext{$t$}10\sim20$ n mの厚さに形成する。さらに例えばTEOSを原料として使ったCVD法により、前記SiN膜101 b 上に前記溝 $101G_1\sim101G_3$ を充填するようにCVD-SiO $_2$ 膜(図示せず)を $400\sim700$ n mの厚さに堆積し、さらに前記SiN膜101 b をストッパとしたCMP法により前記SiN膜101 b 上に堆積した前記CVD-SiO $_2$ 膜を

除去し、前記溝 $101G_1$ 中に SiO_2 パターン101sを、また前記溝 $101G_2$ 中に SiO_2 パターン101Sを、前記熱酸化膜101tを介して形成する。このようにして前記溝 $101G_2$ 中に形成された前記 SiO_2 パターン101Sは、STI素子分離構造を形成する。なお、図14(A),(B)の工程では、前記周辺回路領域100Bにおいて前記溝 $101G_2$ を前記 $CVD-SiO_2$ 膜により充填するのに先立って前記溝 $101G_2$ の底部に、前記周辺回路領域100Bに形成されるMOSトランジスタのチャネル導電型と逆導電型の不純物元素を、チャネルストッパとしてイオン注入により導入してもよい。

[0050]

次に図15(A), (B)の工程において、前記SiN膜101bおよびその下の熱酸化膜101aがウェットエッチングにより除去され、さらに図16(A.), (B)の工程において800~900℃での熱酸化処理により、前記領域100A~100CにおいてSi基板表面に熱酸化膜101vが形成される。

[0051]

次に図17(A), (B)の工程において前記周辺回路領域100Bおよびポンピング回路領域100CがレジストパターンR3により覆われ、前記メモリセル領域100Aに前記SiO2パターン101sをマスクにAsイオンを、例えば60~80keVの加速電圧下、 $1\sim3\times10^{15}\,\mathrm{cm}^{-2}$ のドーズ量で、前記熱酸化膜101vを介してイオン注入し、前記Si基板表面に、前記溝101 G_1 で相互に隔てられた複数のビット線拡散領域101Bを形成する。

[0052]

次に図18(A), (B) の工程において前記レジストパターンR3をマスクに前記メモリセル領域100Aにおいて前記S iO_2 パターン101および熱酸化膜101v, 101sがHFを使ったウェットエッチング処理により除去され、前記溝101G $_1$ の表面が露出される。

[0053]

さらに図19(A),(B)の工程において前記レジストパターンR3が除去され、さらに前記Si基板表面に熱酸化処理工程、CVD法によるSiN膜の堆積工程および熱酸化処理を行うことにより、前記メモリセル領域100Aにおい

て前記基板 1 0 1 の表面および溝 1 0 1 G₁の表面を覆うように、ONO膜 1 0 2 が形成される。図 1 9 (A), (B)の工程では前記ONO膜 1 0 2 は、図 1 9 (B)に示すように前記周辺回路領域 1 0 0 B および 1 0 0 C 上にも形成される。

[0054]

さらに図20(A),(B)および図21(C)の工程において前記素子領域100AがレジストパターンR4により覆われ、前記周辺回路領域100Bおよびポンピング回路領域において前記ONO膜102を除去する。

[0055]

次に図22(A), (B) および図23(C)の工程において前記Si基板101上に前記メモリセル領域100Aおよび周辺回路領域101Bを覆うようにレジストパターンR5を形成し、露出されたポンピング回路領域101Cにおいて前記SiO2パターン101Sおよび熱酸化膜101tを、HFを使ったウェットエッチングにより除去する。これにより、前記ポンピング回路領域101Cにおいては前記溝101G3が露出する。

[0056]

次に図24(A), (B) および図25(C)の工程において前記レジストパターンR5が除去され、さらに800~1100℃の温度で熱酸化処理を行うことにより、前記周辺回路領域100Bにおいて基板101の表面に、前記ゲート酸化膜104が5~10nmの厚さに形成される。また同時に、前記ポンピング回路領域100Cにおいて前記基板101の表面および溝101 G_3 の表面を覆うように、前記熱酸化膜106が、同様な厚さに形成される。なお、図24(A), (B) および図25(C)の工程では、必要に応じて前記ゲート酸化膜104をレジストプロセスにより部分的に除去し、改めて800~1100℃の温度での熱酸化処理を行うことにより、低電圧トランジスタに対応した3~7nmの膜厚のゲート酸化膜を形成することも可能である。この場合、前記ゲート酸化膜104は低電圧トランジスタのゲート酸化膜の分だけ増膜し、高電圧トランジスタに対応した厚いゲート酸化膜が形成される。

[0057]

さらに図26(A), (B) および図27(C) の工程においてポリシリコン膜103AおよびWSi膜103Bが図24(A), (B) および図25(C) の構造上に形成され、前記ゲート電極膜23が形成される。

[0058]

さらに、このようにして形成されたゲート電極膜23を図28に示すようにパターニングすることにより、メモリセル領域100A上にワードラインを構成する複数のゲート電極パターンが、前記ビット線拡散領域101Bの延在方向に直行する方向に、互いに平行に形成される。また図28には、周辺回路領域100B上に、周辺回路トランジスタのゲート電極103Gが、前記ゲート電極膜103のパターニングの結果、形成されているのがわかる。図28にはポンピング回路領域は図示していない。

[0059]

さらに図29の工程において図28の構造上にBをイオン注入することにより、前記溝 $101G_1$ の底部にp型のチャネルカット拡散領域101 Hが形成される。ただし、図29は図29中、線2-2 に沿った断面図である。

[0060]

図30は、このようにして形成された、図9(A), (B)に対応するフラッシュメモリ集積回路の平面図を示す。

[0061]

図30を参照するに、図28の構造においてSi基板101が露出されていた 部分に前記素子分離拡散層101Hが形成されているのがわかる。

[0062]

図30の構造では、前記Si基板101の表面には前記ワード線パターン103および周辺回路トランジスタのゲート電極パターン103Gを覆うように、図示していない層間絶縁膜が形成されており、さらに前記層間絶縁膜上に形成されたメタル配線パターンM1が、前記層間絶縁膜中に形成されたコンタクトホールC1あるいはC2を介して前記メモリセル領域100A中のビット線拡散領域101Bに、あるいは前記周辺回路領域100B中の拡散領域にコンタクトする。

[0063]

その際、本発明では前記メモリセル領域100A中に形成された溝101 G_1 と周辺回路領域100B中に形成された溝101 G_2 , さらに図示していないポンピング回路領域100C中に形成された溝101 G_3 が、同一のマスクにより形成されているため、前記微細なコンタクトホールC1あるいはC2を形成する際に、別々のマスクを使う必要がなく、単一のマスク合わせ工程により、高い精度でのコンタクトホール形成が可能になる。

[第2実施例]

図31(A), (B)は、本発明の第2実施例によるSONOS型フラッシュ メモリを含むフラッシュメモリ集積回路装置200の構成を示す断面図である。 ただし図31(A)はメモリセル領域200Aの構成を、図31(B)は周辺回 . 路領域200Bの構成を示す。

[0064]

図31 (A) を参照するに、p型Si基板201上には前記メモリセル領域200Aにおいて複数の溝201 G_1 が互いに平行に形成されており、一方前記周辺回路領域200Bには素子分離溝201 G_2 が、より大きな深さで形成されている。

[0065]

前記メモリセル領域200Aにおいては前記溝201G₁の底部にp型パンチスルー防止拡散領域201Aとn型ビット線拡散領域201Bとが形成されているが、拡散係数の大きなBの導入により形成されているp型拡散領域201Aは、Asの導入により形成されているn型ビット線拡散領域201Bを包むように形成されている。

[0066]

前記メモリセル領域 200 A においてはさらに前記 S i 基板 201 の表面に O N O 膜 202 が、SONO S型フラッシュメモリの電荷蓄積膜として、前記溝 201 G_1 の表面に沿って連続的に形成されており、前記 O N O 膜 202 上にはポリシリコン膜 203 A および W S i 膜 203 B よりなるゲート電極 203 が、前記溝 201 G_1 の延在方向に対して交差する方向に延在するように形成されてい

る。

[0067]

一方前記周辺回路領域 2 0 0 B においては前記溝 2 0 1 G_2 は表面が熱酸化膜 2 0 1 t により覆われ、さらに STI 構造を形成する $CVD-SiO_2$ パターン 2 0 1 S により充填されている。

[0068]

また前記周辺回路領域200BにおいてはSi基板201の表面に熱酸化膜204が、前記領域200Bに形成されるMOSトランジスタのゲート絶縁膜として形成されている。さらに前記ゲート酸化膜204上には、前記ポリシリコン膜203AとWSi膜203Bとを積層した構造のゲート電極205が形成されている。

[0069]

図32(A),(B)は、前記メモリセル領域200Aに形成されるSONO S型フラッシュメモリの書き込みおよび消去動作をそれぞれ説明する図である。

[0070]

図32(A)を参照するに、書き込み時には前記ゲート電極203に例えば+10Vの高電圧が印加され、この状態でソース領域となる一方のビット線拡散領域201Bを接地し、ドレイン領域となる隣接するビット線拡散領域201Bに+5Vの駆動電圧を印加する。

[0071]

その結果、前記Si基板201中を電子が、前記ONO膜202により覆われた溝201G₁の表面および基板201の表面に沿って、前記ソース領域201 Вからドレイン領域201 Вへと流れ、ドレイン端近傍で加速されたホットエレクトロンが、前記ONO膜202中に注入され、捕獲される。また図中、前記ソース領域に+5 Vの駆動電圧を印加してドレイン領域を接地することにより、図31(A)中、ソース領域側においてONO膜202中に負電荷を、情報として注入することが可能である。このように、本実施例のSONOS型フラッシュメモリにおいても2値記憶が可能である。またアバランシェホットエレクトロンによる書き込みも可能である。

[0072]

また図32(B)の消去動作時には、前記ビット線拡散領域201Bをフローティング状態に設定し、基板201を接地した状態で前記ゲート電極203に-15Vの高電圧を印加することにより、前記ONO膜中に捕獲されていた負電荷を基板201へと排出し、記憶されていた情報を消去することが可能になる。図32(B)のプロセスにより、図中ソース領域201B側においてONO膜202中に保持されていた電荷も、基板201中に排出される。また消去は、必要に応じてバンド間トンネリングによるホットホール注入により、あるいはアバランシェホットホール注入により行うことも可能である。

[0073]

[0074]

図33(A), (B)を参照するに、前記Si基板201の表面にはメモリセル領域200Aおよび周辺回路領域を連続的に覆うように熱酸化膜201aが10~20nmの厚さに形成され、さらに前記熱酸化膜201a上にCVD法によりSiN膜が、100~150nmの厚さに形成される。

[0075]

次に図34(A), (B)の工程において図33(A), (B)の構造上にレジストパターンR11を形成し、前記レジストパターンR11をマスクに前記SiN膜201b, 熱酸化膜201aおよびSi基板201の表面をドライエッチングすることにより、前記メモリセル領域200Aに前記溝201 G_1 が、また前記周辺回路領域200Bに前記溝201 G_2 が、同時に形成される。前記溝201 G_1 および前記溝201 G_2 は同一のマスクにより形成されているため、溝201 G_1 と溝201 G_2 との間には、理想的な位置整合が成立する。

[0076]

次に図35(A)の工程において前記レジストパターンR11が除去され、さらに前記メモリセル領域200Aを覆い周辺回路領域200Bを露出するレジストパターンR12が形成される。さらに図35(A)の工程では前記周辺回路領

域 2 0 0 B において前記 S i N 膜 2 0 1 b をハードマスクに、前記 S i 基板のドライエッチングを、前記溝 2 0 1 G $_2$ の基板 2 0 1 表面から測った深さが 2 0 0 ~4 0 0 n m に達するまで継続する。

[0077]

さらに図36 (A), (B)の工程において前記レジストパターンR12を除去し、さらに前記溝201 G_1 , 201 G_2 の表面を800~900℃で熱酸化処理し、10~20nmの膜厚の熱酸化膜201tを形成する。さらに図36 (A), (B)の工程では、このように熱酸化膜201tを形成された溝201 G_1 および201 G_2 を充填するように、TEOSを原料としたCVDーSiO $_2$ 膜(図示せず)が400~700nmの膜厚で堆積され、さらに前記SiN膜201bをストッパに、CMP法により前記SiN膜201b上のCVDーSiO $_2$ 膜を除去することにより、前記溝201 G_1 にSiO $_2$ パターン201sを、また前記溝201 G_2 にSiO $_2$ パターン201Sを形成する。前記SiO $_2$ パターン201Sは、前記溝201 G_2 中においてSTI素子分離構造を形成する。

[0078]

次に図37(A), (B)の工程において前記周辺回路領域200BをレジストパターンR13で保護し、前記メモリセル領域200Aから前記SiO $_2$ パターン201sを除去する。その結果、図37(A), (B)の工程では、前記メモリセル領域200Aにおいて溝201 G_1 , 201 G_2 が露出される。

[0079]

次に図38(A), (B)の工程において前記レジストパターンR13を除去し、さらに800~900 $^\circ$ の温度での熱酸化処理により、前記溝201 $^\circ$ 1の表面に熱酸化膜201 $^\circ$ 2を形成する。

[0080]

次に図39(A), (B)の工程において、前記Si基板201上に、前記SiN膜201bおよびSTIパターン201Sを自己整合マスクに、Bを例えば $50\sim70$ ke Vの加速電圧下、 $1\sim3\times10^{13}$ cm $^{-2}$ のドーズ量でイオン注入し、前記溝201 G₁の底部に p型パンチスルー防止拡散領域 201 Aを形成する。

[0081]

さらに続いて本実施例では図40(A),(B)の工程を実行し、前記39(A),(B)の工程と同様にしてAsを、60~80keVの加速電圧下、1~3×10 15 cm $^{-2}$ のドーズ量でイオン注入し、前記溝201 G_1 の底部にビット線拡散領域201Bを形成するn型拡散領域を形成する。その際、拡散係数の大きなBは前記n型拡散領域201Bの外側まで拡散し、前記n型ビット線拡散領域201Bを包むp型パンチスルー防止拡散領域201Aが形成される。

[0082]

図39(A), (B) および図40(A), (B) の工程では前記周辺回路領域200BはSiNパターン201bおよびSTIパターン201Sにより覆われており、イオン注入はなされない。

[0083]

次に図41(A), (B)の工程において前記SiN膜201bが除去され、さらに前記SiN膜201bおよびその下の熱酸化膜201a、また前記溝201 G_1 を充填しているSiO $_2$ パターン201sおよび熱酸化膜201cが除去され、図42(A), (B)の工程において前記Si基板201上に前記ONO膜22を、前記領域201A上において前記溝201 G_1 を一様に覆うように形成する。

[0084]

次に図43(A),(B)の工程において前記メモリセル領域200AをレジストパターンR14で保護し、前記周辺回路領域200Bから前記ONO膜をウェットエッチングにより除去する。

[0085]

さらに図44 (A), (B)の工程において前記レジストパターンR14を除去し、得られた基板を800~1100℃の温度で熱酸化することにより、前記周辺回路領域200Bにおいて前記Si基板201の表面に熱酸化膜204を例えば5~10nmの厚さに、前記周辺回路領域200Bに形成される周辺トランジスタのゲート絶縁膜として形成する。先の実施例と同様に、本実施例においても前記周辺回路領域200Bに膜厚がより薄い低電圧動作トランジスタ用のゲー

ト絶縁膜と膜厚がより厚い高電圧動作トランジスタ用のゲート絶縁膜とを形成す ることができる。

[0086]

さらに図45(A),(B)の工程において図44(A),(B)の構造上にポリシリコン膜203AとWSi膜203Bとを順次形成し、さらに得られた導体膜をパターニングすることにより、前記メモリセル領域200AにおいてSONOS型フラッシュメモリのゲート電極203を、前記ゲート電極203が前記ビット線拡散領域201B、従って前記溝201G1に交差するように形成する。また同時に、前記周辺回路領域200Bにおいて前記周辺トランジスタのゲート電極205が形成される。

[0087]

次に図46 (A) の工程あるいは図46 (B) の工程において、前記周辺回路 領域200Bをレジストパターン(図示せず)により保護し、前記メモリセル領域200AにおいてBを20~40keVの加速電圧下、 $5\times10^{12}\sim1\times10^{13}$ c m^{-2} のドーズ量でイオン注入し、前記Si基板201の表面の、前記溝201G₁と隣接する溝201G₁との間の領域で、隣接するゲート電極203とゲート電極203との間の部分に p 型の素子分離拡散層201Cを形成する。

[0088]

あるいは図46 (B) に示すように、前記素子分離拡散領域201 Cを形成するイオン注入工程を、 $7\sim15^\circ$ のチルト角をもって実行し、前記溝 $201G_1$ の側壁面、前記ONO膜202の下に、前記素子分離拡散領域201 Cが連続するように形成することもできる。

[0089]

本実施例においても、メモリセル領域 200 Aの溝 201 G $_1$ と周辺回路領域 200 Bの溝 201 G $_2$ とが、同時に同一のマスクを使って形成されるため、前 記メモリセル領域 200 A中に前記溝 201 G $_1$ を基準に形成される SONO S型フラッシュメモリセルと前記周辺回路領域 200 B中に前記素子分離溝 201 G $_2$ を基準に形成される周辺回路トランジスタとは、理想的に位置整合しており、このようなメモリ集積回路上に配線パターンを形成し、配線パターンとフラッ

シュメモリセルあるいは周辺回路トランジスタとを微細なコンタクトホールで接続する場合にも、コンタクトホールの位置合わせを単一のマスクを使った直接位置合わせにより実行することが可能である。

[第3実施例]

図47(A),(B)は、本発明の第3実施例によるSONOS型フラッシュメモリを含むフラッシュメモリ集積回路装置300の構成を示す断面図である。ただし図47(A)はメモリセル領域300Aの構成を、図31(B)は周辺回路領域300Bの構成を示す。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。

[0090]

図47(A)を参照するに、p型Si基板201上には前記メモリセル領域300Aにおいて複数の溝201 G_1 が互いに平行に形成されており、一方前記周辺回路領域300Bには素子分離溝201 G_2 が、より大きな深さで形成されている。

[0091]

前記メモリセル領域300Aにおいては前記溝201G₁の底部にp型パンチスルー防止拡散領域201Aとn型ビット線拡散領域201Bとが形成されているが、拡散係数の大きなBの導入により形成されているp型拡散領域201Aは、Asの導入により形成されているn型ビット線拡散領域201Bを包むように形成されている。

[0092]

前記メモリセル領域 300 Aにおいてはさらに前記 S i 基板 201 の表面に ONO膜 202 が、SONOS 型フラッシュメモリの電荷蓄積膜として、前記溝 201 G₁の表面に沿って連続的に形成されており、前記ONO膜 202 上にはポリシリコン膜 203 AおよびW S i 膜 203 Bよりなるゲート電極 203 が、前記溝 201 G₁の延在方向に対して交差する方向に延在するように形成されている。

2 3

[0093]

さらに本実施例では前記メモリセル領域 300A において前記溝 $201G_1$ の側壁面に、前記ONO膜 202 に沿って、n型のチャネルドープ領域 201Dが形成されている。

[0094]

[0095]

また前記周辺回路領域300BにおいてはSi基板201の表面に熱酸化膜2.04が、前記領域300Bに形成されるMOSトランジスタのゲート絶縁膜として形成されている。さらに前記ゲート酸化膜204上には、前記ポリシリコン膜.203AとWSi膜203Bとを積層した構造のゲート電極205が形成されている。

[0096]

前記周辺回路領域300Bの構成は、先の実施例のものと同じである。

[0097]

本実施例において、メモリセル領域300Aに形成されるSONOS型フラッシュメモリの動作は、先に図32(A), (B)で説明したものと同じである。

[0098]

次に本実施例のフラッシュメモリ集積回路装置の製造工程を、図48~52を 参照しながら説明する。

[0099]

図48(A), (B) を参照するに、先の実施例と同様な工程により図38(A), (B) と同様な構造が形成され、さらに図48(A), (B) の工程では前記メモリセル領域300Aにおいて前記溝201 G_1 の側壁面および底面に P型パンチスルー防止拡散領域201Aを、前記SiN膜201bをマスクに、Bを斜め方向に、前記溝201 G_1 の表面を覆う熱酸化膜201tを介してイオン注入することにより形成する。前記Bの斜めイオン注入工程は、例えば50~70keVの加速電圧下、15~30°のチルト角と1~3×10 13 cm $^{-2}$ のドー

24

ズ量で実行される。前記周辺回路領域 300B は SiN 膜 20b および STI 素子分離構造 201S が露出しているだけなので、このようなイオン注入を行っても、Si 基板中にB が導入されることはない。

[0100]

次に図49(A), (B)の工程において、引き続き前記SiN膜201bをマスクに、前記メモリセル領域300AにPを50~70keVの加速電圧下、 $5\times10^{12}\sim2\times10^{13}$ cm $^{-2}$ のドーズ量で斜め方向にイオン注入し、前記溝201 G_1 の側壁面に、先に形成されているP型パンチスルー防止拡散領域201Aを打ち消すように、R型チャネルドープ拡散領域201Bを形成する。その際、前記Pイオンのイオン注入の際のチルト角は、Pのイオン注入が前記溝201 G_1 の側壁面のみになされるように設定される。

[0101]

次に図50(A), (B)の工程においてさらにAsを前記Si基板201に垂直な方向に、 $60\sim80$ ke Vの加速電圧下、 $1\sim3\times10^{15}$ c m $^{-2}$ のドーズ量でイオン注入し、前記メモリセル領域300Aにおいて前記溝201 G_1 の底部にn型ビット線拡散領域201Bを、図40(A), (B)の工程と同様にして形成する。

[0102]

図50(A), (B)の工程の後、先の実施例における図41(A), (B) ~図45(A), (B)の工程を行うことにより、図51(A), (B) に示す構造が得られる。

[0103]

さらに図52(A), (B)の工程において先の実施例における図46(A)あるいは図46(B)に対応するイオン注入工程を行ない、p型素子分離拡散層 201Cを図52(A)に示すように前記Si基板201の表面に、あるいは図52(B)に示すように前記Si基板201の表面および前記溝201 G_1 の側壁面に、前記チャネルドープ拡散領域201Dと部分的に重畳するように形成される。

[第4実施例]

図53(A),(B)は、本発明の第4実施例によるSONOS型フラッシュメモリを含むフラッシュメモリ集積回路装置400の構成を示す断面図である。ただし図53(A)はメモリセル領域400Aの構成を、図53(B)は周辺回路領域400Bの構成を示す。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。

[0104]

図53(A)を参照するに、p型Si基板201には前記メモリセル領域400Aにおいてn型ウェル201Nとp型ウェル201Pとが、前記p型ウェル201Pが前記n型ウェル201N中に含まれるように形成されており、前記p型ウェル201P上には複数の溝201 G_1 が互いに平行に形成されている。一方前記周辺回路領域400Bには素子分離溝201 G_2 が、より大きな深さで形成されている。

[0105]

前記メモリセル領域400Aにおいては前記溝201G₁の底部にp型パンチスルー防止拡散領域201Aとn型ビット線拡散領域201Bとが形成されているが、拡散係数の大きなBの導入により形成されているp型拡散領域201Aは、Asの導入により形成されているn型ビット線拡散領域201Bを包むように形成されている。

[0106]

前記メモリセル領域 400 Aにおいてはさらに前記 S i 基板 201 の表面に O N O 膜 202 が、 S O N O S 型フラッシュメモリの電荷蓄積膜として、前記溝 201 G_1 の表面に沿って連続的に形成されており、前記 O N O 膜 202 上にはポリシリコン膜 203 A および W S i 膜 203 B よりなる ゲート電極 203 が、前記溝 201 G_1 の 延在 方向に対して 交差 する 方向に 延在 するように 形成されて いる。

[0107]

一方前記周辺回路領域 4 0 0 B においては前記溝 2 0 1 G_2 は表面が熱酸化膜 2 0 1 t により覆われ、さらに S T I 構造を形成する C V D - S i O_2 パターン

2018により充填されている。

[0108]

また前記周辺回路領域400BにおいてはSi基板201の表面に熱酸化膜204が、前記領域400Bに形成されるMOSトランジスタのゲート絶縁膜として形成されている。さらに前記ゲート酸化膜204上には、前記ポリシリコン膜203AとWSi膜203Bとを積層した構造のゲート電極205が形成されている。

[0109]

前記周辺回路領域400Bの構成は、先の実施例のものと同じである。

[0110]

[0111]

図54(A)を参照するに、ONO膜22中、図中で右側のビット線拡散領域201Bに電子を注入して情報の書き込みを行う場合、前記n型ウェル201Nおよびソース領域として使われる図中左側のビット線拡散領域201Bを接地し、ドレイン領域として使われる図中右側のビット線拡散領域201Bに+5Vの駆動電圧を印加する。さらに前記ゲート電極に+10Vの書き込み電圧を印加することにより、前記ドレイン領域近傍においてホットエレクトロンが、チャネルが形成されているp型ウェル201PからONO膜202へと注入される。同様に、図中左側のビット線拡散領域201Bに+5Vの駆動電圧を印加し、右側のビット線拡散領域201Bを接地することにより、前記ONO膜202中、前記左側のビット線拡散領域201Bの近傍にホットエレクトロンを注入することができる。

[0112]

また本実施例において書き込みは、アバランシェホットエレクトロンの注入に より行うことも可能である。

[0113]

一方、消去時には、図54 (B) に示すように前記左右のビット線拡散領域2

01Bをフローティング状態に設定し、前記ゲート電極203を接地し、前記 n型ウェル201Nに+15Vの消去電圧を印加する。本実施例ではp型Si基板201中に前記n型ウェル201Nが形成されているため、消去時に前記ウェル201Nに大きな正電圧を印加することが可能になる。その結果、前記ONO膜202中に捕獲されていた電子が、FN型のトンネル電流の形で、前記p型ウェル201P中へと引き抜かれる。また本実施例において、消去をバンド間トンネルやアバランシェホットエレクトロンの注入により行うことも可能である。

[0114]

次に、図55(A), (B)を参照しながら、本実施例によるメモリ集積回路 - 装置400の製造工程を示す。

[0115]

図55(A), (B)を参照するに、前記メモリセル領域400AにはSi基板201中に前記n型ウェル201Nとp型ウェル201Pとが形成され、さらに前記メモリセル領域400Aにおいて前記p型ウェル201Pの表面に、また前記周辺回路領域において前記p型Si基板201の表面に熱酸化膜201aが形成され、さらに前記熱酸化膜201a上にSiN膜201bが形成される。

[0116]

さらに先の実施例における図48(A),(B) \sim 図52(A),(B)の工程を実行することにより、図54(A),(B)に示す、メモリセル領域400 Aにn型ウェル201Nを有するフラッシュメモリ集積回路装置400が得られる。

「第5実施例]

以上の実施例はSONOS型フラッシュメモリを有するメモリ集積回路装置の 製造方法に関するものであったが、本発明はSONOS型フラッシュメモリに限 定されるものではなく、積層ゲート型フラッシュメモリを含むメモリ集積回路装 置の製造にも有効である。

[0117]

図56(A)~(C)は、メモリセル領域500に積層型フラッシュメモリセ

ルを有する本発明の第5実施例によるメモリ集積回路装置の製造方法を示す。以下の説明ではメモリセル領域500のみについて説明し、周辺回路領域あるいはポンピング回路領域の説明は省略する。図中、先に説明した部分には対応する参照符号を付し、説明を省略する。

[0118]

本実施例では先に図33(A), (B) \sim 図38(A), (B) の工程により、図56(A)に示すように溝 $201G_1$ を有する図56(A)の構造が形成され、次に図56(B)の工程において図56(A)の構造上に熱酸化処理により、熱酸化膜502がトンネル絶縁膜として形成される。

[0119]

次に図56(C)の工程において図56(B)の構造上にポリシリコン膜503が前記溝 $201G_1$ を充填するように堆積され、さらに図57(D)の工程において前記ポリシリコン膜503をエッチバックすることにより、前記溝 $201G_1$ の側壁面に沿って、ポリシリコンパターン503Aを、フローティング電極として形成する。

[0120]

さらに図57(E)の工程では前記ポリシリコンパターン503Aを自己整合前記Si基板201中に不純物元素をイオン注入することにより、ソースあるいはドレインとして作用するビット線拡散領域201Bが前記Si基板201中に形成される。

[0121]

次に図57(E)の工程において図57(D)の構造上にONO膜504が形成され、さらに図57(F)の工程において図57(E)の構造上に、ポリシリコン膜505AおよびWSi膜505Bを堆積し、これをパターニングすることにより、コントロール電極505を形成する。

[0122]

本実施例においても、前記溝 2 O 1 G $_1$ は周辺回路領域の溝 2 O 1 G $_2$ と同一のマスクと使って同時に形成されるため、また前記メモリセル領域 5 O O 中において形成されるビット線拡散領域 2 O 1 B は前記溝 2 O 1 G $_1$ に対して自己整合し

て形成されるため、前記メモリセル領域 5 0 0 中における積層型フラッシュメモリと周辺回路領域中に形成される周辺トランジスタとの間には、理想的な位置整合が形成される。

[0123]

このように、本発明はSONOS型フラッシュメモリを含むメモリ集積回路装置の製造に限定されるものではなく、積層ゲート型フラッシュメモリを含むメモリ集積回路装置の製造、あるいはトレンチキャパシタを有するDRAM集積回路装置の製造にも適用可能である。

[0124]

以上、本発明を好ましい実施例について説明したが、本発明は上記の実施例に 限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形 ・変更が可能である。

[0125]

(付記1) 半導体基板上にメモリセル領域と周辺回路領域とを備えたメモリ 集積回路装置の製造方法であって、

前記半導体基板上に、前記メモリセル領域に対応して第1の溝を形成する工程 と、

前記半導体基板上に、前記周辺回路領域に対応して第2の溝を形成する工程と を含み、

前記第1の溝を形成する工程と前記第2の溝を形成する工程とは同時に実行され、

さらに前記メモリセル領域に、前記第1の溝を基準にメモリセルトランジスタ を、前記周辺回路領域に、前記第2の溝を素子分離溝とした周辺回路トランジス タを形成する素子形成工程を含むことを特徴とするメモリ集積回路装置の製造方 法。

[0126]

(付記2) 第1の溝と前記第2の溝を形成する工程は、同一のマスクを使って実行されることを特徴とする付記1記載のメモリ集積回路装置の製造方法。

[0127]

(付記3) さらに前記第2の溝の深さを、前記第1の溝の深さに対して増大させる工程を含むことを特徴とする付記1または2記載のメモリ集積回路装置の製造方法。

[0128]

(付記4) 前記素子形成工程は、前記周辺回路領域において前記第2の溝を素子分離絶縁パターンにより充填する工程と、前記半導体基板表面に第1の絶縁膜を、前記第1の絶縁膜が前記メモリセル領域において前記半導体基板表面および前記第1の溝の表面を連続して覆うように形成する工程と、前記第1の絶縁膜を、前記メモリセル領域を残して除去する工程と、前記半導体基板上に導電膜を、前記導電膜が前記メモリセル領域において前記第1の絶縁膜を覆うように、また前記周辺回路領域において前記第2の絶縁膜を覆うように形成する工程とを含むことを特徴とする付記1~3のうち、いずれか一項記載のメモリ集積回路装置の製造方法。

[0129]

(付記5) さらに前記導電膜を前記メモリセル領域、周辺回路領域において、同一のマスクを使ってパターニングし、前記メモリセル領域において第1のゲート電極を、前記周辺回路領域において第2のゲート電極を形成する工程を含むことを特徴とする付記4記載のメモリ集積回路装置の製造方法。

[0130]

(付記6) 前記2の溝を素子分離絶縁パターンにより充填する工程に先立って、前記第2の溝の表面に熱酸化膜を形成する工程を含むことを特徴とする付記4または5記載のメモリ集積回路装置の製造方法。

[0131]

(付記7) 前記第1の絶縁膜は窒化膜を含み電荷蓄積層を形成し、前記導電膜は、前記第1の絶縁膜に接して形成されることを特徴とする付記1~6のうち、いずれか一項記載のメモリ集積回路装置の製造方法。

[0132]

(付記8) さらに、前記素子分離絶縁パターンの形成工程の後、前記第1の 絶縁膜の形成工程の前に、前記半導体基板表面に、前記メモリセル領域において は前記第1の溝を除いて、また前記周辺回路領域を除いて、第1導電型拡散領域 を形成する工程を含むことを特徴とする付記1~7のうち、いずれか一項記載の メモリ集積回路装置の製造方法。

[0133]

(付記9) 前記第1および第2の溝を形成する工程は、前記半導体基板上に マスク層を形成し、前記マスク層中に前記第1および第2の溝に対応した開口部 を形成する工程と、前記マスク層をマスクに、前記半導体基板をエッチングして、前記開口部に対応して前記第1および第2の溝を形成する工程を含み、前記第2の溝を前記素子分離絶縁パターンで充填する工程は、前記マスク層上に、前記 第1および第2の溝を充填するように素子分離絶縁膜を堆積し、前記マスク層上に堆積した前記素子分離絶縁膜を、前記マスク層をストッパに研磨除去する工程と、前記マスク層を除去する工程とを含み、前記第1導電型拡散領域を形成する 工程は、前記素子分離絶縁膜のうち、前記第1および第2の溝に残留している膜パターンを自己整合マスクに、第1導電型不純物元素をイオン注入することにより実行されることを特徴とする付記8記載のメモリ集積回路装置の製造方法。

[0134]

(付記10) さらに前記メモリセル領域において前記半導体基板中、前記第 1の溝底部に第2導電型の拡散領域を形成する工程を含むことを特徴とする付記 9記載のメモリ集積回路装置の製造方法。

[0135]

(付記11) さらに、前記素子分離絶縁パターンの形成工程の後、前記第1の絶縁膜の形成工程前に、前記第1の溝の底面に第1導電型の拡散領域を選択的に形成する工程を含むことを特徴とする、付記1~7のうち、いずれか一項記載のメモリ集積回路装置の製造方法。

[0136]

(付記12) 前記素子分離絶縁パターンの形成工程の後、前記第1導電型の 拡散領域の形成工程前に、前記第1の溝の底面に、第2導電型の拡散領域を選択 的に形成する工程を含むことを特徴とする付記11記載のメモリ集積回路装置の 製造方法。 [0137]

(付記13) 前記第1および第2の溝を形成する工程は、前記半導体基板上にマスク層を形成し、前記マスク層中に前記第1および第2溝に対応した開口部を形成する工程と、前記マスク層をマスクに、前記半導体基板をエッチングして、前記開口部に対応して前記第1および第2の溝を形成する工程を含み、前記第2の溝を前記素子分離絶縁パターンで充填する工程は、前記マスク層上に、前記第1および第2の溝を充填するように素子分離絶縁膜を堆積し、前記マスク層上に堆積した前記素子分離絶縁膜を、前記マスク層をストッパに研磨除去する工程と、前記第1の溝から前記素子分離絶縁膜を除去する工程とを含み、前記第1導電型拡散領域を形成する工程は、前記マスク層を自己整合マスクに、第1導電型不純物元素をイオン注入することにより実行されることを特徴とする付記12記載のメモリ集積回路装置の製造方法。

[0138]

(付記14) 前記第2導電型の拡散領域を形成する工程は、前記第1の溝の側壁面に対して斜めに、第2導電型不純物元素をイオン注入する工程を含むことを特徴とする付記12または13記載のメモリ集積回路装置の製造方法。

[0139]

(付記15) 前記第1の溝の側壁面への第2導電型不純物元素のイオン注入工程の後、前記側壁面に前記第1導電型の不純物元素を斜めにイオン注入する工程をさらに含むことを特徴とする付記12~14のうち、いずれか一項記載のメモリ集積回路装置の製造方法。

[0140]

(付記16) 前記メモリ集積回路装置は、前記半導体基板上にさらにポンピング回路領域を備え、前記半導体基板上に前記ポンピング回路領域に対応して第3の溝を、前記第1の溝を形成する工程および前記第2の溝を形成する工程と同時に、同一のマスクを使って形成する工程を含み、さらに前記ポンピング回路領域中、前記第3の溝にポンピングキャパシタを形成する工程を含むことを特徴とする付記1~15のうち、いずれか一項記載のメモリ集積回路装置の製造方法。

[0141]

(付記17) さらに、前記第1の絶縁膜形成工程の後、前記導電膜の形成工程の前に、前記第1の絶縁膜を覆うように、別の導電膜を堆積する工程と、前記別の導電膜をエッチバックして、前記第1の溝の側壁面に、前記別の導電膜よりなる側壁絶縁膜を、フローティングゲート電極として形成する工程と、前記側壁絶縁膜を覆うように、別の絶縁膜を堆積する工程とを含み、前記導電膜は前記別の絶縁膜に接して形成されることを特徴とする付記1~6のうち、いずれか一項記載のメモリ集積回路装置の製造方法。

[0142]

【発明の効果】

本発明によれば、メモリセル領域に形成される素子と周辺回路領域に形成される素子が、前記第1および第2の溝を同時に形成することにより理想的な位置関. 係で形成され、メモリセル領域のマスクと周辺回路領域のマスクを別々に形成し、これらを位置合わせする必要がなくなる。

[0143]

また本発明によれば、前記メモリセル領域に第1の絶縁膜として電荷蓄積絶縁 膜あるいはトンネル絶縁膜を形成した後、前記周辺回路領域から前記第1の絶縁 膜を除去し、改めて第2の絶縁膜をゲート絶縁膜として形成するため、前記周辺 回路領域におけるゲート絶縁膜あるいはキャパシタ絶縁膜の膜質の劣化を回避す ることが可能になる。

【図面の簡単な説明】

【図1】

従来のSONOS型フラッシュメモリの回路構成を示す図である。

【図2】

図1のフラッシュメモリの基本構成を示す図である。

【図3】

(A), (B) は図1の不揮発性半導体メモリにおける書き込みおよび消去動作を説明する図である。

【図4】

(A), (B)は、図1の不揮発性半導体メモリにおける読み出し動作を説明

する図である。

【図5】

従来のSONOS型フラッシュメモリを含むメモリ集積回路装置の構成を示す 平面図である。

【図6】

(A), (B)は、図5のフラッシュメモリ集積回路装置の断面構造を示す図である。

【図7】

(A), (B)は、別の従来のSONOS型フラッシュメモリ集積回路装置の - 構成を示す図である。

【図8】

図7(A), (B)のSONOS型フラッシュメモリ集積回路装置の製造工程の一部を示す図である。

【図9】

(A), (B)は、本発明第1実施例の製造方法により製造されるSONOS型フラッシュメモリ集積回路装置の構成を示す図である。

【図10】

(C) は、本発明第1実施例の製造方法により製造されるSONOS型フラッシュメモリ集積回路装置の構成を示す別の図である。

【図11】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その1)である。

【図12】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その2)である。

【図13】

(A), (B) は、本発明第1実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その3)である。

【図14】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その4)である。

【図15】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その5)である。

【図16】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その6)である。

【図17】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その7)である。

【図18】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その8)である。

【図19】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その9)である。

【図20】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その10)である。

【図21】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その11)である。

【図22】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その12)である。

【図23】

(C)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その13)である。

【図24】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その14)である。

【図25】

(C)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その15)である。

【図26】

(A), (B) は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その16)である。

【図27】

(C) は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装 -- 置の製造工程を示す図(その17)である。

【図28】

本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その18)である。

【図29】

本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その19)である。

【図30】

本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その20)である。

【図31】

(A), (B)は、本発明第2実施例による製造方法により製造されるSON OS型フラッシュメモリ集積回路装置の構成を示す図である。

【図32】

(A), (B)は、図31(A), (B)のSONOS型フラッシュメモリ集積回路装置の動作原理を説明する図である。

【図33】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集

積回路装置の製造工程を示す図(その1)である。

【図34】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その2)である。

【図35】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その3)である。

【図36】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集 ・積回路装置の製造工程を示す図(その4)である。

【図37】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集 精回路装置の製造工程を示す図(その5)である。

【図38】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その6)である。

【図39】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集 精回路装置の製造工程を示す図(その7)である。

【図40】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その8)である。

【図41】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集 精回路装置の製造工程を示す図(その9)である。

【図42】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その10)である。

【図43】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その11)である。

【図44】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集 精回路装置の製造工程を示す図(その12)である。

【図45】

(C)は、本発明第2実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その13)である。

【図46】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その14)である。

【図47】

(A), (B)は、本発明第3実施例による製造方法により製造されるSON OS型フラッシュメモリ集積回路装置の構成を示す図である。

【図48】

(A), (B)は、本発明第3実施例によるSONOS型フラッシュメモリ集 精回路装置の製造工程を示す図(その1)である。

【図49】

(A), (B)は、本発明第3実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その2)である。

【図50】

(A), (B)は、本発明第3実施例によるSONOS型フラッシュメモリ集 精回路装置の製造工程を示す図(その3)である。

【図51】

(A), (B)は、本発明第3実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その4)である。

【図52】

(A), (B)は、本発明第3実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図(その5)である。 【図53】

(A), (B)は、本発明第4実施例による製造方法により製造されるSON OS型フラッシュメモリ集積回路装置の構成を示す図である。

【図54】

(A), (B)は、本発明第4実施例によるSONOS型フラッシュメモリの動作を説明する図である。

【図55】

(A), (B)は、本発明第4実施例によるSONOS型フラッシュメモリ集 積回路装置の製造工程を示す図である。

【図56】

(A) ~ (C) は、本発明第5実施例による積層ゲート型フラッシュメモリ集 . 積回路装置の製造工程を示す図(その1)である。

【図57】

(D) ~ (F) は、本発明第5実施例による積層ゲート型フラッシュメモリ集 積回路装置の製造工程を示す図(その2)である。

【符号の説明】

21、41,61,101,201 基板

21A, 21B、61A, 101B, 201B ビット線拡散領域

22, 42, 62, 102, 202 ONO膜

23, 43, 63, 103, 105, 203, 205 ゲート電極

61G, 101G₁, 101G₂, 101G₃, 201G₁, 201G₂ 溝

100A, 200A, 300A, 400A, 500A メモリセル領域

100B, 200B, 300B, 400B 周辺回路領域

100C ポンピング回路領域

1018 素子分離絶縁膜

101t 熱酸化膜

103A, 505A ポリシリコン膜

103B, 505B シリサイド膜

104,204 ゲート酸化膜

特2002-255919


- 106 熱酸化膜
- 107 キャパシタ電極
- 502 トンネル絶縁膜
- 503A フローティングゲート電極
- 504 ONO層間絶縁膜

【書類名】

図面


【図1】

従来のSONOS型フラッシュメモリの回路構成を示す図




【図2】

図1のフラッシュメモリの基本構成を示す図



【図3】

(A), (B)は図1の不揮発性半導体メモリにおける 書き込みおよび消去動作を説明する図



21


21A

21B

+Ve


【図4】

(A), (B)は、図1の不揮発性半導体メモリにおける 読み出し動作を説明する図




【図5】

従来のSONOS型フラッシュメモリを含むメモリ集積回路装置の構成を示す平面図




【図6】

(A), (B)は、図5のフラッシュメモリ集積回路装置の 断面構造を示す図



【図7】


(A), (B)は、別の従来のSONOS型フラッシュメモリ 集積回路装置の構成を示す図



7


【図8】

図7(A), (B)のSONOS型フラッシュメモリ集積回路装置の 製造工程の一部を示す図




【図9】

(A), (B)は、本発明第1実施例の製造方法により製造される SONOS型フラッシュメモリ集積回路装置の構成を示す図




【図10】

(C)は本発明第1実施例の製造方法により 製造されるSONOS型フラッシュメモリ 集積回路装置の構成を示す別の図




【図11】

(A), (B)は、本発明第1実施例によるSONOS型 フラッシュメモリ集積回路装置の製造工程を示す図(その1)




【図12】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その2)




【図13】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その3)




【図14】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その4)




【図15】

(A), (B)は、本発明第1実施例によるSONOS型 フラッシュメモリ集積回路装置の製造工程を示す図(その5)




【図16】

(A), (B)は、本発明第1実施例によるSONOS型 フラッシュメモリ集積回路装置の製造工程を示す図(その6)




【図17】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その7)




【図18】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その8)




【図19】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その9)




【図20】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その10)




【図21】

(C)は本発明第1実施例によるSONOS型フラッシュメモリ 集積回路装置の製造工程を示す図(その11)




【図22】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その12)




【図23】

(C)は、本発明第1実施例によるSONOS型 フラッシュメモリ集積回路装置の製造工程を示す図(その13)




【図24】

(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その14)




【図25】

(C)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その15)



【図26】


(A), (B)は、本発明第1実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その16)



【図27】


(C)は、本発明第1実施例によるSONOS型 フラッシュメモリ集積回路装置の製造工程を示す図(その17)

(C) 100C




【図28】

本発明第1実施例によるSONOS型 フラッシュメモリ集積回路装置の製造工程を示す図(その18)




【図29】

本発明第1実施例によるSONOS型フラッシュメモリ 集積回路装置の製造工程を示す図(その19)




【図30】

本発明第1実施例によるSONOS型フラッシュメモリ 集積回路装置の製造工程を示す図(その20)




【図31】

(A)(B)は本発明第2実施例による製造方法により製造される SONOS型フラッシュメモリ集積回路装置の構成を示す図




【図32】

(A), (B)は、図31(A), (B)のSONOS型フラッシュメモリ 集積回路装置の動作原理を説明する図




【図33】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その1)




【図34】

(A), (B)は、本発明第2実施例によるSONOS型 フラッシュメモリ集積回路装置の製造工程を示す図(その2)




【図35】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その3)




【図36】

(A), (B)は、本発明第2実施例によるSONOS型 フラッシュメモリ集積回路装置の製造工程を示す図(その4)




【図37】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その5)




【図38】




【図39】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その7)




【図40】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その8)




【図41】

(A), (B)は、本発明第2実施例によるSONOS型 フラッシュメモリ集積回路装置の製造工程を示す図(その9)




【図42】

(A), (B)は、本発明第2実施例によるSONOS型 フラッシュメモリ集積回路装置の製造工程を示す図(その10)




【図43】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その11)




【図44】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その12)




【図45】

(A), (B)は、本発明第2実施例によるSONOS型 フラッシュメモリ集積回路装置の製造工程を示す図(その13)




【図46】

(A), (B)は、本発明第2実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その14)




【図47】

(A)(B)は本発明第3実施例による製造方法により製造される SONOS型フラッシュメモリ集積回路装置の構成を示す図




【図48】

(A), (B)は、本発明第3実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その1)




【図49】

(A), (B)は、本発明第3実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その2)




【図50】

(A), (B)は、本発明第3実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その3)




【図51】

(A), (B)は、本発明第3実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その4)



【図52】

(A), (B)は、本発明第3実施例によるSONOS型フラッシュメモリ集積回路装置の製造工程を示す図(その5)



201A

201D

201A

Punch Through

対策拡散層

P-Sub


201B

Bit Line


拡散層

【図53】

(A)(B)は本発明第4実施例による製造方法により製造される SONOS型フラッシュメモリ集積回路装置の構成を示す図




【図54】




【図55】

(A), (B)は、本発明第4実施例による SONOS型フラッシュメモリ集積回路装置の製造工程




【図56】


(A)~(C)は、本発明第5実施例による積層ゲート型フラッシュメモリ集積回路装置の製造工程を示す図(その1)




【図57】

(D)~(F)は、本発明第5実施例による積層ゲート型フラッシュメモリ集積回路装置の製造工程を示す図(その2)







【書類名】

要約書

【要約】

【課題】 周辺回路領域にSTI構造を有し、メモリセル領域に溝を形成された SONOS型フラッシュメモリ集積回路装置の製造の際に、メモリセル領域と周辺回路領域とを、直接マスク合わせが可能なように形成する。

【解決手段】 半導体基板上、メモリセル領域に対応して第1の溝を、周辺回路 領域に対応して第2の溝を、同時に同一のマスクを使って形成し、さらに前記メ モリセル領域に、前記第1の溝を基準にメモリセルトランジスタを、前記周辺回 路領域に、前記第2の溝を素子分離溝とした周辺回路トランジスタを形成する。

- 【選択図】

図12

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社